Diseño de unidad de procesado de señal reconfigurable por software
Cargando...
Ficheros en el ítem
Fecha
2016-01-27
Autores
Título de la revista
ISSN de la revista
Título del volumen
Editor
Universidad de Deusto
Resumen
En esta tesis se presenta una unidad hardware reconfigurable por software para el procesado digital de señal. Este procesador se ha diseñado basándose en la premisa que el desarrollo de software es más sencillo que el diseño de un sistema hardware, mientras que un diseño hardware a medida proporciona mayor rendimiento que un sistema basado en microprocesador. Por tanto, el diseño de la unidad de procesado digital de señal reconfigurable se ha centrado en lograr un sistema reconfigurable que sea definido por software.
Este coprocesador se basa en un nuevo paradigma en el que el desarrollador únicamente requiere conocimientos de programación y no de diseño hardware. Esto simplifica el desarrollo de las aplicaciones al requerir únicamente un tipo de perfil de desarrollador software. Este paradigma se distancia de la tendencia del mercado, cuya solución son los sistemas SOC en los cuales se diseña un hardware personalizado y por otro lado se desarrolla el software que se ejecuta en dicho hardware personalizando. Esto aumenta la complejidad del diseño y los tiempos de desarrollo, al tener que utilizar entornos de desarrollo diferenciados para cada una de las partes.
En los resultados se analiza el rendimiento del coprocesador frente a otras metodologías de diseño. Siendo la segunda metodología que mayor rendimiento proporciona tras el diseño hardware a medida, logrando incrementos de rendimiento 60 veces superiores a la versión software. Por otro lado, también se analiza el esfuerzo requerido para realizar un diseño en cada una de las metodologías. En este aspecto el esfuerzo que requiere la arquitectura propuesta es solo un 38% por ciento mayor respeto a la versión software, pero 4.5 veces inferior al requerido en un diseño hardware a medida. Combinando ambos parámetros el rendimiento por unidad de esfuerzo requerido es un 500% mayor que la siguiente mejor metodología.
Como líneas futuras se propone aumentar el tamaño de la unidad reconfigurable, aumentando el rendimiento, y diseñar un circuito integrado que implementa la arquitectura propuesta.
Descripción
Materias
Matemáticas, Ciencias tecnológicas, Ciencia de los ordenadores, Tecnología de los ordenadores